[10/12/2024] Broadcom anunció la disponibilidad de su tecnología de plataforma 3.5D eXtreme Dimension System in Package (XDSiP), que permite a los clientes consumidores de IA desarrollar aceleradores personalizados (XPU) de próxima generación. Según lo señalado en el comunicado de prensa, el 3.5D XDSiP integra más de 6000mm de silicio y hasta 12 pilas de memoria de alto ancho de banda (HBM) en un dispositivo empaquetado para permitir la computación de alta eficiencia y bajo consumo para la IA a escala.
"La inmensa potencia computacional necesaria para entrenar modelos de IA generativa se basa en clústeres masivos de 100 mil que crecen hasta un millón de XPU. Estas XPU exigen una integración cada vez más sofisticada de las capacidades de cómputo, memoria y E/S para lograr el rendimiento necesario y, al mismo tiempo, minimizar el consumo de energía y el costo. Los métodos tradicionales, como la Ley de Moore y el escalado de procesos, tienen dificultades para mantenerse al día con estas demandas. Por lo tanto, la integración avanzada del sistema en paquete (SiP) se está volviendo crucial para las XPU de próxima generación. Durante la última década, la integración 2.5D, que implica la integración de varios chiplets de hasta 2500 mm² de silicio y módulos HBM de hasta 8HBM en un intercalador, ha demostrado ser valiosa para el desarrollo de XPU. Sin embargo, a medida que se introducen nuevos y cada vez más complejos LLM, su formación requiere el apilamiento de silicio 3D para mejorar el tamaño, la potencia y el costo. En consecuencia, la integración 3.5D, que combina el apilamiento de silicio 3D con el empaquetado 2.5D, está preparada para convertirse en la tecnología elegida para las XPU de próxima generación en la próxima década”, sostuvo Frank Ostojic, vicepresidente senior y gerente general de la División de Productos ASIC de Broadcom.
El ejecutivo anotó que la plataforma 3.5D XDSiP de Broadcom logra mejoras significativas en la densidad de interconexión y la eficiencia energética en comparación con el enfoque Face-to-Back (F2B). "Este innovador apilamiento F2F conecta directamente las capas metálicas superiores de los troqueles superior e inferior, lo que proporciona una conexión densa y fiable con una interferencia eléctrica mínima y una resistencia mecánica excepcional. La plataforma 3.5D de Broadcom incluye IP y flujo de diseño patentado para la corrección eficiente por construcción del apilamiento de troqueles 3D para interconexiones de energía, reloj y señal”.
De acuerdo a Ostojic, las principales ventajas de 3.5D XDSiP de Broadcom incluyen:
- Densidad de interconexión mejorada: Logra un aumento de siete veces en la densidad de señal entre troqueles apilados en comparación con la tecnología F2B.
- Eficiencia energética superior: Ofrece una reducción de 10 veces en el consumo de energía en interfaces de matriz a matriz mediante el uso de HCB 3D en lugar de PHY planas de matriz a matriz.
- Latencia reducida: Minimiza la latencia entre los componentes de proceso, memoria y E/S dentro de la pila 3D.
- Factor de forma compacto: Permite tamaños de interposición y paquetes más pequeños, lo que resulta en ahorros de costos y una mejor deformación del paquete.
"La XPU F2F 3.5D líder de Broadcom integra cuatro matrices de computación, una matriz de E/S y seis módulos HBM, aprovechando los nodos de proceso de última generación de TSMC y las tecnologías de empaquetado CoWoS 2.5D. El flujo de diseño patentado de Broadcom y la metodología de automatización, basada en herramientas estándar de la industria, ha garantizado el éxito del primer paso a pesar de la inmensa complejidad del chip. El XDSiP 3.5D ha demostrado una funcionalidad completa y un rendimiento excepcional en bloques IP críticos, incluidos SerDes de alta velocidad, interfaces de memoria HBM e interconexiones de matriz a matriz. Este logro subraya la experiencia de Broadcom en el diseño y prueba de circuitos integrados 3.5D complejos”, comentó Ostojic.
Franca Cavassa, CTOPerú